桔梗 发表于 2012-12-3 19:54:25

麻烦各位会的帮下吧

设计：设某微处理器有A，B两个独立的处理空间，A：1M，B：64K，接口A: AD0——AD15，分时复用，B：A16——A 19，地址ALE为地址锁存器，#RD,#WR ， ASS等于0时选A,等于1时选B，在地址空间A中，A包括2764,6264，B   74LS244作为输入，起始地址为FFFF0H
页: [1]
查看完整版本: 麻烦各位会的帮下吧