【2015-1-21】每天进步一点点
翻译原文：Figure 2-7 shows the generic interface circuitry for an input device, such as a keyboard. The data from the input device goes to the tri-state buffers. When the values on the address and control buses are correct, the buffers are enabled and data passes on to the data bus. The CPU can then read in this data. When the conditions are not right, the logic block does not enable the buffers; they are tri-stated and do not place data onto the bus.翻译答案：图2-7显示了一个输入设备（比如键盘）的一般接口电路。从输入设备来的数据传送到三态缓冲器，当地址总线和控制总线上的值正确时，缓冲器设为有效，数据传到数据总线上，然后CPU可以读取数据。当条件不正确时，逻辑块不会使缓冲器有效，它们保持高阻态，而且不把数据传到总线上。
其他翻译原文：If you act like a fool, you must be treated as such. 其他翻译答案：“如果你表现得像个傻子一样，你一定就会被这样对待。”as such在此表示“以某种身份、资格，像所指的人或事物那样”，be treated as such即被如此对待。此外，as such还可与否定词连用，表示“严格来说”。参与翻译，将获得1个鱼币哦
翻译篇
为了照顾不是为了学计算机英语的人（旨在让大家学习地道的短语用）~~
We were held up for half an hour in the traffic and so we arrived late.
口语
631. It's the hottest day I've had so far. 这是迄今为止我经历的最热的一天。
632. Mr. Smith is in charge of this class. 史密斯老师负责该班。
633. Mr. Smith taught English at a school. 史密斯先生在一所学校教英语。
634. None of us is afraid of difficulties.我们当中没有一个人害怕困难。
635. Our school is in the east of Beijing. 我们学校在北京的东部。
636. She really wishes her clock had rung. 她真希望今天早上她的闹钟响了。
637. She teaches foreign students Chinese. 她教外国学生汉语。
638. The question will be settled tonight. 这个问题将在今晚解决。
639. The weight is too much for my height. 相对于我的身高来说，体重太重了!
640. There are mice in Mrs. Lee's kitchen! 李太太的厨房里有老鼠!
每日一句
You don't lie, cause that's a slippery slope indeed.
你不能撒谎，撒谎这个东西你一开始就停不下来了。（刮刮乐，挂出大奖）
这样设计的关键是符合逻辑。每一块内存位置都有一个独特的地址，每一个I/O设备也都有一个独特的地址。符合逻辑就不能用缓冲器除非从地址总线接收到一个正确的地址项。它必须也从控制总线获得一个正确的控制信号。对于输入设备而言，RD(或者是RD')信号必须被阻断(也就是IO/信号，或者是一个可以使系统隔离I/O的命令)。
我们在路上堵了半小时，所以我们迟到了。
{:9_219:}这节奏，根本停不下来。。 使能逻辑是一种关键的设计。
就像内存有自己的地址一样，每个I/O设备都有自己的地址。
除非是来自地址总线正确的地址否则使能逻辑不启用缓冲区。
必须取得来自控制总线的正确的信号。
RD信号必须中断对一个输入设备来说
(以及IO信号，或者在同一系统中有独立的I/O)
我们堵了半小时车所以迟到了
使能逻辑有点怪怪的 是这么译吗？ 我是查百度的{:7_145:} 使能逻辑是设计的关键。就好像每一个内存空间有一个独一无二的地址。使能逻辑必须不能激活缓冲区，除非它接收到来自于地址总线上正确的地址信息。它也必须从控制总线上获得正确的控制信号。对于一个输入设备来说，一个RD（或者RD'）信号必须被确认（assert）。（I/O信号，或者与之相等的信号也是如此，在系统中是与I/O隔离的。）
我们堵了半小时车，所以我们迟到了。 这个设计的核心是使能逻辑。
如同每一个内存单元拥有一个唯一的地址一样，每一个I/O设备也拥有一个唯一的地址。
使能逻辑只有当从地址总线上接收到正确的地址的时候才会启动。
它也必须从控制总线上获取到正确的控制信号。
对于一个输入设备而言，RD信号是必须要声明的（除了I/O信号之外，在一个系统中独立的I/O中还有其他相等的信号）。
We were held up for half an hour in the traffic and so we arrived late.
我们在路上被耽搁了半个小时，所以我们迟到了。 这个设计的关键是激活逻辑。就像每个存储器单元都有一个独一无二的地址一样，每一个IO设备也都有一个独一无二的地址。激活逻辑必须不激活缓冲区除非它从地址总线收到正确的地址。它必须也得到正确的控制信号从控制总线。对于一个输入设备，一个RD（或RD’）信号必须被断言（就像IO信号或等价于在一个系统中有独立的IO）。 这个设计的关键是逻辑使能。正如每个存储单元都有一个独一无二的地址，每个IO设备也有
一个独一无二的地址。除非逻辑使能从地址总线上收到正确的地址，和从控制总线上得到正
确的控制信号，否则它一定不会使能缓存。对于一个输入设备来说，读取（RD）信号一定有
效（同时IO信号或类似的别的在IO隔离系统）。 这种设计的关键是使能逻辑。即如同每个存储单元有一个独特地址，每一个I/O设备也都有一个独特地址。使能逻辑不能使缓存有效除非它从地址总线收到正确的地址。它也必须从控制总线那得到正确的控制信号。对于一个输入设备来说，必须发出一个RD（or RD'）信号（还有在有滴露I/O的系统中的I/O信号，或者其他相同的信号。）
我们被堵车耽搁了半个小时，因此我们迟到了。
页:
[1]