今天开始进入保护模式的学习了，我对保护模式的概念不是很理解，于是我问了度娘。度娘是这么回复我的：
（深色字体为概念性陈述）
在度娘知道告诉我的答案中她总结了3点：1、GDT来决定后面执行哪里的程序
2、地址转换方式变了
3、保护体现在不同用户程序之间，用户程序和操作系统之间的"隔离"。
我有了2个问题：1、第一条和第二条是不是有关系，难道说的是一个事情？2、第三条理解有方向但是很模糊。
于是我继续看
他说：
实模式下根据ES+DI来寻址，保护模式下根据段寄存器表述的“选择子”查GDT表中入口来获取相关地址。
我查找了《高级汇编语言程序》中的8086处理器部分内容看到了8086组成框图就发现：
实模式下的寻址是通过：段寄存器中的ES（Extra Segment附加段）和 指针及变址寄存器的DI （Destination Index）目的变址寄存器来实现的。（具体过程再看）index表示指数索引的意思。
保护模式下的获取相关地址是GDT，于是我想起了之前无意间转的日志《GDT详解》。开始研读此日志：
1、在Protected Mode下，一个重要的必不可少的数据结构就是GDT（Global Descriptor Table）。
从英文单词的角度来看的话 global:全 descriptor:描述符（好吧就是describe的变形） table:可以理解为表吧。GDT还是一种数据结构。那么就是全局的描述符表。中文的defination就是：在英特尔x86系列处理器的80286起，为了定义的特点使用不同的存储区，在程序执行期间，包括基地址，大小和访问权限，如可执行可写。这些内存区域被称为段（英特尔的术语）。内存中段所在的位置不需要写入特殊标记，段的信息（基地址、界限、属性等）保存通过段描述符表进行。GDT正是最重要的描述符表，进入保护模式，至少要准备GDT。——引用自度娘，尽管我也就看的半懂，但是继续。 2、第二段：在Real Mode下，我们对一个y内存地址的访问是通过Segment:Offset的方式来进行的...（后面省略）
segment段是有Base Address的也有limit（这个2个是他的基本因素），它和offset 的组合就是BA ： Offset来实现对一个内存的访问。我们在实际编程的时候，使用16-bit段寄存器CS（Code Segment），DS（Data Segment），SS（Stack Segment）来指定Segment。然后CPU将段寄存器中的数值向左偏移4-bit，放到20-bit的地址线上就成为20-bit的Base Address。（这里我看着段寄存器的图我就感觉ＣＳ，ＳＳ，ＤＳ，ＥＳ组成的这个段寄存器就等于系统的一个器官。只是不理解之前度娘告诉我的是ＥＳ＋ＤＩ的结构是怎么个实现方法，再看）
这段说了具体表示出Base Address的过程，但是是under the real mode。
3、第三段：他说在protected mode下面的内存管理模式分为段模式和页模式。（其中页模式也是基于段模式的。）Another words就是模式分为纯段模式和段页模式。之后他又进一步细化了。balabala.我继续看重点；
对于段模式来讲，访问一个内存地址仍然使用Segment:Offset的方式。原来这个是不变的。但是protected mode是建立在32位system上面的，这个就提到了之前我忽略看的位的问题。那么既然系统是32位的，则这个处理内存的时候Base Address: Off set 也就分别都是32位的了。（这里他说到了IA-32，百度了下，原来就是
Intel Architecture，英特尔体系架构。以后遇到难词不怕，度娘免费的）但是之前的real mode里的base Address就只能表示16的倍数的了，因为其低4-bit是通过左移运算得来的，只能为0，从而达到使用16-bit段寄存器表示20-bit Base Address的目的）
又因为protected mode下，对段模式提供了保护机制，需要权限，所以就有了规定对一个段的描述有三个方面的因素：
[Base Address, Limit, Access]
它们加在一起被放在一个64-bit长的数据结构中，被称为段描述符。
这种情况下，如果我们直接通过一个64-bit段描述符来引用一个段的时候，就必须使用一个64-bit长的段积存器装入这个段描述符。但是INTEL要兼容啊，还是用16位的，于是就把这些长度为64-bit的段描述符放入一个数组中，而将段寄存器中的值作为下标索引来间接引用。（我了个去，原来这里用数组来装再来引用，funny~）（事实上，是将段寄存器中的高13 -bit的内容作为索引）
这个全局的数组就是GDT。 （见到了庐山真面目！原来是这么来的，来龙去脉作者写的很好！！）
注:事实上，在GDT中存放的不仅仅是段描述符，还有其它描述符，它们都是64-bit长，我们随后再讨论。
扩展：
GDT可以被放在内存的任何位置，那么当程序员通过段寄存器来引用一个段描述符时，CPU必须知道GDT的入口，也就是基地址放在哪里，所以 Intel的设计者门提供了一个寄存器GDTR用来存放GDT的入口地址，程序员将GDT设定在内存中某个位置之后，可以通过LGDT指令将GDT的入口地址装入此积存器，从此以后，CPU就根据此积存器中的内容作为GDT的入口来访问GDT了。
这里度娘又解释了这一段：
系统如何知道GDT/LDT在内存中的位置呢？为了解决这个问题，显然需要引入新的寄存器用于指示GDT/LDT在内存中的位置。在80x86系列中引入了两个新寄存器GDTR和LDTR，其中GDTR用于表示GDT在内存中的段地址和段限（就是表的大小），因此GDTR是一个48位的寄存器，其中32位表示段地址，16位表示段限（最大64K，每个描述符8字节，故最多有64K/8=8K个描述符）。LDTR用于表示LDT在内存中的位置，但是因为LDT本身也是一种数据段，它必须有一个描述符，且该描述符必须放在GDT中，因此LDTR使用了与DS、ES、CS等相同的机制，其中只存放一个“选择子”，通过查GDT表获得LDT的真正内存地址。（好吧这段我就大致看了一下，差不多） 4、最后一段：
除了GDT之外，IA-32还允许程序员构建与GDT类似的数据结构，它们被称作LDT（Local Descriptor Table），但与GDT不同的是，LDT在系统中可以存在多个，并且从LDT的名字可以得知，LDT不是全局可见的，它们只对引用它们的任务可见，每个任务最多可以拥有一个LDT。另外，每一个LDT自身作为一个段存在，它们的段描述符被放在GDT中。 。（原来GDT和LDT的区别在这里）
ＯＫ～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～
到这里是完成了《GDT详解》一文的详细的解读，下面我进入了下一步；我的主题不能忘，我学的是保护模式，恩~
我现在对保护模式和实模式有了一个比较新的认识。怎么感觉GDT是为了兼容这个事情做出来的一个发明。而保护模式是从内存管理（当然我发现内存地址什么的结构是差不多的）和实模式有着很大的区别。到这里还是感觉有些模糊，不碍事，继续看，会慢慢理解的，慢慢来~~
下面回到开头，我们继续度娘知道给我的答案：
保护模式概述
1、实模式下程序的运行回顾：
程序运行的过程：CS(code segment)提供当前程序的指令代码，IP（Instruction pointer指令指针寄存器）指向下一条指令来实现的。从而通知CPU指令在内存中的位置。
程序运行需要各种数据，于是段寄存器DS，CS，ES，SS就提供各个不同的指令在内存中的位置，之后IP就指出来了~~（井井有条的赶脚~这个段寄存器的DS等等就像浴城的总台的钥匙柜，不同的房间钥匙都给一个引导员IP，IＰ只给你看然后你就知道你在什么房间了，啊哈哈～）
２、保护模式---从程序运行说起：
无论实模式还是保护模式，根本的问题还是程序如何在其中运行。因此我们在学习保护模式时应该时刻围绕这个问题来思考。
和实模式下一样，保护模式下程序运行的实质仍是“CPU执行指令，操作相关数据”，因此实模式下的各种代码段、数据段、堆栈段、中断服务程序仍然存在，且功能、作用不变。
那么保护模式下最大的变化是什么呢？答案可能因人而异，我的答案是“地址转换方式”变化最大。（作者下面细说了）
3、地址转换方式比较
假设我们在ES中存入0x1000，DI中存入0xFFFF,那么ES : DI=0x1000*0x10+0xFFFF=0x1FFFF,这就是众所周知的“左移4位加偏移”。 那么如果在保护模式下呢？假设上面的数据不变ES=0x1000,DI=0xFFFF，现在ES : DI等于什么呢？ 公式如下：（注：0x1000=1000000000000b= 10 0000 0000 0 00） ES : DI=全局描述符表中第0x200项描述符给出的段基址+0xFFFF
现在比较一下，好象是不一样。再仔细看看，又好象没什么区别！ 为什么说没什么区别，因为我的想法是，既然ES中的内容都不是真正的段地址，凭什么实模式下称ES为“段寄存器”，而到了保护模式就说是“选择子”？ 其实它们都是一种映射，只是映射规则不同而已：在实模式下这个“地址转换方式”是“左移4位”；在保护模式下是“查全局/局部描述表”。前者是系统定义的映射方式，后者是用户自定义的转换方式。作者最后说的好～：
从函数的观点来看，前者是表达式函数，后者是列举式函数～～～～～～ （其中GDT、LDT分别表示全局描述符表和局部描述符表。）
下面直接跳到总结，因为我有了大致认识，下面看的不是那么透彻，继续看书有了理解了可以继续了
保护模式下增加了什么？
1、寄存器 GDR LDR IDR TR CR3
2、数据段 描述符表(GDT LDT) 任务数据段(TSS) 页表(页目录 二级页表)
3、机制 权限检测(利用选择子/描述符/页表项的属性位)
线性地址到物理地址的映射
这里涉及的中断我计划复习一下之前学的５１单片机的中断部分，寄存器部分复习小甲鱼的汇编教学的开头部分～ 加深印象～！
此文的作者分析的很全面，下面附上全文和全文的链接：
http://zhidao.baidu.com/link?url=YFm1_1zPfkQh7fTnjFAPQb-8x9uhlJhK-kgxbVkrkwQfBcqA8NhFkbeaBs7jKpxnJbyKfQ9vDlfN2qB1w-OUeK
顾名思义,就是对程序的运行加以保护。
1:课本P23页 一个重要的特征是根据GDT表来决定后续执行哪里的程序
2：变化2，地址转换方式”变化最大
实模式下根据ES+DI来寻址，保护模式下根据段
寄存器表述的“选择子”查GDT表中入口来获取相关地址。
3：保护体现在不同用户程序之间，用户程序和操作系统之间的"隔离"。
保护模式概述
一:实模式下程序的运行回顾.
程序运行的实质是什么?其实很简单,就是指令的执行,显然CPU是指令得以执行的硬件保障,那么CPU如何知道指令在什么地方呢?对了,80x86系列是使用CS
寄存器配合IP
寄存器来通知CPU指令在内存中的位置.
程序指令在执行过程中一般还需要有各种数据,80x86系列有DS、ES、FS、GS、SS等用于指示不同用途的数据段在内存中的位置。
程序可能需要调用系统的服务子程序，80x86系列使用中断机制来实现系统服务。
总的来说，这些就是实模式下一个程序运行所需的主要内容（其它如跳转、返回、端口操作等相对来说比较次要。）
第二：保护模式---从程序运行说起
无论实模式还是保护模式，根本的问题还是程序如何在其中运行。因此我们在学习保护模式时应该时刻围绕这个问题来思考。
和实模式下一样，保护模式下程序运行的实质仍是“CPU执行指令，操作相关数据”，因此实模式下的各种代码段、数据段、
堆栈段、
中断服务程序仍然存在，且功能、作用不变。
那么保护模式下最大的变化是什么呢？答案可能因人而异，我的答案是“地址转换方式”变化最大。
第三：地址转换方式比较
先看一下实模式下的地址转换方式，假设我们在ES中存入0x1000，DI中存入0xFFFF,那么ES : DI=0x1000*0x10+0xFFFF=0x1FFFF,这就是众所周知的“左移4位加偏移”。
那么如果在保护模式下呢？假设上面的数据不变ES=0x1000,DI=0xFFFF，现在ES : DI等于什么呢？
公式如下：（注：0x1000=1000000000000b= 10 0000 0000 0 00）
ES : DI=全局描述符表中第0x200项描述符给出的段基址+0xFFFF
现在比较一下，好象是不一样。再仔细看看，又好象没什么区别！
为什么说没什么区别，因为我的想法是，既然ES中的内容都不是真正的段地址，凭什么实模式下称ES为“段寄存器”，而到了保护模式就说是“选择子”？
其实它们都是一种映射，只是映射规则不同而已：在实模式下这个“地址转换方式”是“左移4位”；在保护模式下是“查全局/局部描述表”。前者是系统定义的映射方式，后者是用户自定义的转换方式。而它影响的都是“shadow register” 从函数的观点来看，前者是表达式函数，后者是列举式函数：
实模式： F(es-->segment)={segment |segment=es*0x10}
保护模式：F(es-->segment)={segment |(es,segment)∈GDT/LDT}
其中GDT、LDT分别表示全局描述符表和局部描述符表。
第四：保护模式基本组成
保护模式最基本的组成部分是围绕着“地址转换方式”的变化增设了相应的机构。
1、数据段
前面说过，实模式下的各种代码段、数据段、
堆栈段、
中断服务程序仍然存在，我将它们统称为“数据段”，本文从此向下凡提到数据段都是使用这个定义。
2、描述符
保护模式下引入描述符来描述各种数据段，所有的描述符均为8个字节（0-7)，由第5个字节说明描述符的类型，类型不同，描述符的结构也有所不同。
若干个描述符集中在一起组成描述符表，而描述符表本身也是一种数据段，也使用描述符进行描述。
从现在起，“地址转换”由描述符表来完成，从这个意义上说，描述符表是一张地址转换函数表。
3、选择子
选择子是一个2字节的数，共16位，最低2位表示RPL，第3位表示查表是利用GDT（全局描述符表）还是LDT（局部描述符表）进行，最高13位给出了所需的描述符在描述符表中的地址。（注：13位正好足够寻址8K项）
有了以上三个概念之后可以进一步工作了，现在程序的运行与实模式下完全一样！！！各段寄存器仍然给出一个“段值”，只是这个“假段值”到真正的段地址的转换不再是“左移4位”，而是利用描述符表来完成。但现在出现一个新的问题是：
系统如何知道GDT/LDT在内存中的位置呢？
为了解决这个问题，显然需要引入新的寄存器用于指示GDT/LDT在内存中的位置。在80x86系列中引入了两个新寄存器GDR和LDR，其中GDR用于表示GDT在内存中的段地址和段限（就是表的大小），因此GDR是一个48位的寄存器，
其中32位表示段地址，16位表示段限（最大64K，每个描述符8字节，故最多有64K/8=8K个描述符）。LDR用于表示LDT在内存中的位置，但是因为LDT本身也是一种数据段，它必须有一个描述符，且该描述符必须放在GDT中，因此LDR使用了与DS、ES、CS等相同的机制，其中只存放一个“选择子”，通过查GDT表获得LDT的真正内存地址。
对了，还有中断要考虑，在80x86系列中为中断服务提供中断/陷阱描述符，这些描述符构成中断描述符表（IDT），并引入一个48位的全地址寄存器存放IDT的内存地址。理论上IDT表同样可以有8K项，可是因为80x86只支持256个中断，因此IDT实际上最大只能有256项（2K大小）。
第五：新要求---任务篇
前面介绍了保护模式的基本问题，也是核心问题，解决了上面的问题，程序就可以在保护模式下运行了。
但众所周知80286以后在保护模式下实现了对多任务的硬件支持。我的第一反应是：为什么不在实模式下支持多任务，是不能还是不愿？
思考之后，我的答案是：实模式下能实现多任务（也许我错了：））。因为多任务的关键是有了描述符，可以给出关于数据段的额外描述，如权限等，进而在这些附加信息的基础上进行相应的控制，而实模式下缺乏描述符，但假设我们规定各段的前2个字节或若干字节用于描述段的附加属性，我觉得和使用描述符这样的机制没有本质区别，如果再附加其他机制...
基于上述考虑，我更倾向于认为任务是独立于保护模式之外的功能。下面我们来分析一下任务。任务的实质是什么呢？很简单，就是程序嘛！！所谓任务的切换其实就是程序的切换！！
现在问题明朗了。实模式下程序一个接一个运行，因此程序运行的“环境”不必保存；保护模式下可能一个程序在运行过程中被暂停，转而执行下一个程序，我们要做什么？很容易想到保存程序运行的环境就行了（想想游戏程序的保存进度功能），比如各寄存器的值等。
显然这些“环境”数据构成了一类新的数据段（即TSS）。延用前面的思路，给这类数据段设置描述符（TSS描述符），将该类描述符放在GDT中（不能放在LDT中，因为80x86不允许：）），最后再加一个TR寄存器用于查表。TR是一个起“选择子”作用的寄存器，16位。
好了，任务切换的基本工作就是将原任务的“环境”存入TSS数据段，更新TR寄存器，系统将自动查GDT表获得并装载新任务的“环境”，然后转到新任务执行。
第六：附加要求---
分页篇
为什么叫附加要求，因为现在任务还不能很好地工作。前面说过，任务实质上是程序，不同的程序是由不同的用户写的，所有这些程序完全可能使用相同的
地址空间，而任务的切换过程一般不会包括内存数据的刷新，不是不可能，而是如果那样做太浪费了。因此必须引入
分页机制才可能有效地完成对多任务的支持。
分页引入的主要目标就是解决不同任务相互之间发生地址冲突的问题。分页的实质就是实现程序内地址到
物理地址的映射，这也是一个“地址转换”机制，同样可以使用前面的方案（即类似GDT的做法）：首先建立页表这样一种数据段，在80x86中使用二级页表方案，增设一个CR3寄存器用于存放一级页表（又称为页目录）在内存中的地址，CR3共32位，其低12位总是为零，高20位指示页目录的内存地址，因此页目录总是按页对齐的。CR3作为任务“环境”的一部分在任务切换时被存入TSS数据段中。
当然还得有相应的缺页中断机制及其相关寄存器CR2（页故障线性地址寄存器）。
第七：总结
保护模式下增加了什么？
1、寄存器 GDR LDR IDR TR CR3
2、数据段 描述符表(GDT LDT) 任务数据段(TSS) 页表(页目录 二级页表)
3、机制 权限检测(利用选择子/描述符/页表项的属性位)
线性地址到
物理地址的映射
第八：保护模式常用名词解释
前面内容中出现过的不再解释。
1、RPL 选择子当中的权限位确定的权限
2、CPL 特指CS中的选择子当中的权限位确定的权限
3、EPL EPL=Max(RPL,CPL),即RPL和CPL中数值较大的，或说权限等级较小的
4、DPL 描述符中的权限位确定的权限
5、PL 泛指以上4种特权级
6、任务特权 =CPL
7、I/O特权 由EFLAGS寄存器的位13、14确定的权限
8、一致代码段 一种特殊的代码段，它在CPL>=DPL时允许访问
正常的代码段在CPL=DPL RPL<=DPL时才允许访问
( 粤ICP备18085999号-1 | 粤公网安备 44051102000585号)
