求助！！！！！！

风筝1025 · 发表于 2013-6-11 19:19:24

本帖最后由风筝1025 于 2013-6-11 19:21 编辑

有大神会VHDL语言吗？

我用的是lattice的 isp  Design EXPERT,下面的问题该如何解决？？？

34532 WARNING: Hard macro output has IOC locking conflict with clock net
   'DEF_342'; buffer 'BUF_2561' is inserted for the clock net
34200 ERROR: Number of GLBs, 18, exceeds maximum number  of
   available GLBs, 16, in part 'ispLSI1016E-100LJ44'

团鱼之徒 · 发表于 2013-6-15 20:03:53

路过，不会。顶一下....

古来圣贤皆寂寞 · 发表于 2013-7-24 21:06:23

4持楼主ing……

账号		自动登录	找回密码
密码			立即注册